摄像头接口

    本文地址:http://tongxinmao.com/Article/Detail/id/225

    摄像头按输出信号的类型来看可以分为数字摄像头和模拟摄像头,按照摄像头图像传感器材料构成来看可以分为CCDCMOS。现在智能手机的摄像头绝大部分都是CMOS类型的数字摄像头。

    Camera: lens(镜头)+sensor(图像传感器)+ISP(图像信号处理)+CAMIF(camera 控制器)

    CCM(摄像头模组) :镜头+红外滤光片+图像传感器+DSP(有些不集成要用外部)+FPC软板


    blob.png

    500W QSXGA  2592*1944

    300W QXGA 2048*1536

    130W SXGA 1280*1024

    80W XGA 1024*768

    50W SVGA 800*600

    30W VGA 640*480

    10W CIF 352*288




    DVP(数字视频接口)是并口,需要PCLK、VSYNC、HSYNC、D[0:11]——可以是8/10/12bit数据,看ISP或baseband是否支持

    MIPI是LVDS,低压差分串口。只需要要CLKP/N、DATAP/N——最大支持4-lane,一般2-lane可以搞定


    DVP总线PCLK极限大约在96M左右,而且走线长度不能过长,DVP最大速率最好控制在72M以下,故PCB layout会较好画

    MIPI总线速率随便就几百M,而且是lvds接口耦合,走线必须差分等长,并且注意保护,故对PCB走线以及阻抗控制要求高一点。

    00W还可以勉强用DVP,800W及以上都采用MIPI接口



     STM32 DCMI(数字图像接口)接口,仅支持 DVP 接口
     STM32F4系列的控制器包含了DCMI数字摄像头接口(Digital camera Interface),它支持使用上述类似VGA的时序获取图像数据流,支持原始的按行、帧格式来组织的图像数据,如YUV、RGB,也支持接收JPEG格式压缩的数据流。接收数据时,主要使用HSYNC及VSYNC信号来同步。
     DCMI_D[0:13] 数据线
     DCMI_PIXCLK    像素同步时钟    
    DCMI_HSYNC    行同步信号(水平同步信号)    
    DCMI_VSYNC    帧同步信号(垂直同步信号)

    信号引脚功能介绍如下,介绍如下表 461

     461 OV5640管脚

    管脚名称

    管脚类型

    管脚描述

    SIO_C

    输入

    SCCB总线的时钟线,可类比I2CSCL

    SIO_D

    I/O

    SCCB总线的数据线,可类比I2CSDA

    RESET

    输入

    系统复位管脚,低电平有效

    PWDN

    输入

    掉电/省电模式,高电平有效

    HREF

    输出

    行同步信号

    VSYNC

    输出

    帧同步信号

    PCLK

    输出

    像素同步时钟输出信号

    XCLK

    输入

    外部时钟输入端口,可接外部晶振

    Y2Y9

    输出

    像素数据输出端口

     


    A6C摄像头引脚:



    blob.png


    上一篇:RDA CSDTK SDK RDA8851
    下一篇:BCB计算String数组元素个数